آدونیا سامانه کسـب درآمــد وبلاگ ها

کسب درآمد با آدونیــا سفارش ثبـت تبلیغات :: اضافه شدن سرویس لوکس بلاگ ::
:: اضافه شدن سرویس لوکس بلاگ :: کسب درآمد با آدونیــا سفارش ثبـت تبلیغات ثبت نــام جدید ورود به درگــاه
   

دانلود ترجمه مقاله بررسی تکنولوژی F.P.G.A

ترجمه مقاله بررسی تکنولوژی F.P.G.A

ترجمه مقاله بررسی تکنولوژی FPGA در 16 صفحه ورد قابل ویرایش

دسته بندی فنی و مهندسی
فرمت فایل doc
حجم فایل 15 کیلو بایت
تعداد صفحات فایل 16

ترجمه مقاله بررسی تکنولوژی F.P.G.A  در 16 صفحه ورد قابل ویرایش 

since the beginning of the FPGA technology, Xilinx has pushed the boundaries of reconfiguration . In earlier FPGA families, it was only possible to reconfigure the whole FPGA. With the introduction of the Virtex FPGA families, it became possible to partially configure an FPGA. It is also now possible to reconfigure a remote FPGA via the internet using Xilinx internet Reconfigurable Logic (IRL) technology. However, only a few companies a few of all FPGA designs make use of IRL technology, because of the perception it is expensive, complicated, and mostly a proprietary solution.

What if we could securely reconfigure FPGAs in the field simply by sending an - email message? In this article. We will show you just how easu and cost- effective that can be.

Protocol stack

Xilinx IRL reconfiguration technology uses the same transmission protocols as everyday Internet e-mail:

CP/IP Transmission controls Protocol over Internet Protocol transports the e-mail. Over the Internet to its destination. SMTP Simple mail Transfer Protocol is used to deliver the message. POP 3 post office Protocol3 retrieves the messages. Each layer of the protocol stack is an abstraction level hiding details from other layers on top or below. For example, the network access layer does not need to know what kind of data it is carrying.

Figure 2- Basic design setup Fail- safe setup You can make the download more reliable by storing the downloaded bitstream into semipermanent memory (flash RAM) . The FPGA can then be reconfigure form the flash memory.

Figure3- safe download An even more secure solution is to work with two memories. A basic configuration can be loaded into the FPGA when it is shipped from the manufacture. During operation in the field, the microcontroller can connect to the Internet and download a new configuration into the second memory. The new configuration bitsrream would be downloadedi

 

از ابتدای تکنولوژی F.P.G.A شرکت xilinx مرزهای این تکنولوژی جدید را پیمود. در خانواده های قبلی F.P.G.A امکان تغییر ساختار فقط بطور کمی امکان پذیر بود. با معرفی خانواده virtex F.P.G.A امکان تغییر پیکربندی (ساختار) برای یک F.P.G.A بوجود آمد. هم کانون امکان برنامه ریزی (تغییر ساختار) یک F.P.G.A در مکان دور بوسیله اینترنت با بکارگیری تکنولوژی xilinx با نام منطق قابل بارگزاری اینترنتی (IRL) امکان پذیر است  به هر ترتیب تکنولوژی IRL برای استفاده در بخش کمی از طراحی های F.P.G.A و شرکتها به طور محدود استفاده می‎شود زیرا این تکنولوژی قیمت بالایی دارد و تا حدود زیادی پیچیده و بیشتر یک راه حل اختصاصی است. چه می‎شود  اگر می توانستیم بوسیله ارسال یک Email ساده یک F.P.G.A را به طور ایمنی تغییر دهیم. در این مقاله ما می خواهیم به شما نشان دهیم که این کار چقدر آسان است و از لحاظ هزینه نیز چه مقدار می‎تواند مؤثر باشد.

Protocol stack - پشته پروتکل

تکنولوژوی IRL شرکت xilinx همان پروتوکلی را استفاده می‎کند که همه روزه در Email های اینترنتی استفاده می‎شود.

CP/IP : پشته CP/IP یک پشته کنترل پروتکل (CP) بر روی پروتکل اینترنت (IP) است که Email ها در اینترنت به مقصد می رساند. SMTP پروتکل انتقال Email در اینترنت برای ارسال پیامها استفاده می‎شود. Pop3 یا پروتکل پشته اداری پیامها را دریافت می‎کند، هر لایه پشته پروتکل جزئیات را از لایه های دیگر زیرین یا بالایی خود پنهان می‎کند، بعنوان مثال لایه دسترسی به شبکه (Network Pilcess)  نیاز ندارد که بداند چه  نوع داده ای در حال جریان است داده ها تصویر است یا صدا ویا چیز دیگر است این مساله برای لایه دسترسی به شبکه بی اهمیت است.

- تنظیم  طرح پایه - تنظیم ایمنی از خط - شما می توانید عمل پیاده سازی و بارگذاری را با ذخیره سازی جریان داده، در یک حافظه موقت مثل حافظه Flash مطمئن تر کنید. به این ترتیب FPGA می‎تواند بوسیله حافظه Flash دوباره تنظیم شده، یک پیاده سازی مطمئن از بکارگیری دو حافظه راه حل مطمئن تری می‎باشد. تنظیمات اصل در یک FPGA می‎تواند توسط سازنده صورت پذیرد یک فضای کاری جدید میکروکنترلر می‎تواند در راه اندازی مجدد دوباره FPGA بارگذاری و پیاده سازی شود وقتی که تنظیمات دریافتی کار می‎کند تنظیمات جدید می‎تواند به کار رود اگر برنامه جدید ناقص انجام شود میکروکنترلرهای داخلی - میکروکنترلرهای داخل برای FPGA ها می‎تواند به شکل نرم افزار microBlazse و سخت افزارهای جانبی power pc405 در دستگاه های uitex-Iiprc تبین شوند. (بعنوان یک موضوع جالب می تواند مساله تنظیم یک uitex-Iiprc در FPGA بوسیله نرم افزار microBlaze و پردازنده power PC405 باشد که این مساله از موضوع مقاله خارج است) .

تا زمانیکه مزایای عمده ای از داشتن میکروکنترلرهای داخلی در virtex platform FPGA وجود دارد در آغاز مرحله طراحی و عمل وجود دارند لازم است مسائل زیر مدنظر قرار گیرند: در هر دو حالت میکروکنترلرهای سخت و فرم بخش اصلی اطلاعات (بخش ممکن) تا برای بارگذاری در microBlaze و حافظه و سایر تجهیزات جانبی دریافت کند pow erpl-virtexII در FPGA می بایست حافظه و ابزار پیاده سازی ناقص راه اندازی مجدد داشته باشد. یک الگوریتم کنترل کوچک که دربخش قبل کنترلرهای بیرونی پیاده سازی شده می بایست در بخش codRunner  دوباره پیاده سازی شود.

 

مشاهده کامـل مطلب

منبع : سرو

مرتضی آ

نویسنده : مرتضی آ

صفحه اختصاصی

تاریـخ : ۱۰:۰۰ ::: ۱۳۹۵/۰۹/۰۶

بازدیـد : ۴

درآمـد : ۶ تومان

این مطلب به صورت خودکار ایندکس شده است؛ لذا چنانچه محتوای آن غیر اخلاقی و نامناسب است، گزارش دهید.

   

آمار اجمالـی سایت

تعداد کاربـران : ۴۶ تعداد وبلاگ ها : ۴۲ تعداد مطالب : ۲۶۷۰ درآمـد کاربران : ۱۴۶۴۶۰ مجموع بازدید : ۶۷۲۹۰
۵۱ :: ۰ :: ۰
ارتبــاط با مدیریـت سفارش ثبت تبلیغات حمایت از سایت آدونیـا کسب درآمد با آدونیــا
طراح و برنامه نویس : میثم شریفی